传统硅基金属氧化物半导体（MOS）场效应晶体管逐渐达到其物理、功耗和成本极限，先进节点的集成电路技术亟需新型沟道材料。而具有高迁移率和超薄体特点的低维半导体沟道材料，尤其是碳纳米管，在晶体管的本征性能、能效和微缩能力等方面均展现出理论优势。近年来，基于碳纳米管的碳基电子学在超高半导体纯度和高密度的碳纳米管阵列制备方面取得了巨大突破（Science 368, 850-856, 2020），从而得以制备出工作频率超越硅基CMOS的高速射频晶体管（Nature Electronics 4, 405-410, 2021）和面向90nm乃至10nm技术节点的超微缩数字逻辑晶体管（Nature Electronics 6, 506-515, 2023），显示出了巨大的技术潜力。然而，碳基MOS器件的栅工艺质量仍然不理想，其界面态密度相比硅基器件高了至少两个量级，这严重限制了器件性能、能效和可靠性。此外，目前仍然缺乏系统的碳基界面态研究模型，因此难以制定有效的优化方案。
近日，北京大学电子学院、碳基电子学研究中心张志勇教授课题组对碳基界面态挑战开展了深入研究：完善并建立了阵列碳纳米管MOS器件的界面态表征方法（图1）和研究模型；并结合显微学表征和第一性原理理论计算，设计了一种氧增强的ALD优化工艺，大幅优化了阵列碳纳米管晶体管的栅界面形貌和电学响应；基于系统的界面态研究模型和有效的工艺优化方法，对阵列碳纳米管MOS器件的静电学和电荷陷阱进行了系统分析。团队通过准确测量发现，基于优化栅工艺的碳基MOS器件首次实现了低至6.1×1011cm-2eV-1的界面态密度，可与硅基high-k栅界面比拟（图2a-b）；通过器件仿真发现，理想的碳基MOS器件可以满足国际半导体器件与系统路线图（IRDS）所设定的栅控和性能目标（图2c-e）。最后，团队展示了高性能和高能效的阵列碳纳米管晶体管（图3），其开态电流和峰值跨导高达2.34 mA/μm和2.42 mS/μm，且能在0.7 V的工作电压下保持高达5个量级的电流开关比，其栅控效率和开关态综合性能均超过已报道的阵列碳纳米管器件和硅基同尺寸器件。进一步优化栅工艺、降低界面态密度对实现高性能、高能效和高可靠性的碳纳米管晶体管和集成电路至关重要。
图1：阵列碳纳米管MOS器件的结构、物理、设计、制备和表征
图2：阵列碳纳米管MOS器件的陷阱密度比较和理论预测
图3：高性能和高能效的阵列碳纳米管晶体管
相关研究成果以题为“碳纳米管阵列晶体管栅叠层中的界面态”（Interface States in Gate Stack of Carbon Nanotube Array Transistors）的论文，于7月8日在线发表于《ACS Nano》。北京大学电子学院2020级博士研究生刘一凡为第一作者，电子学院张志勇教授和彭练矛教授为通讯作者，浙江大学材料科学与工程学院金传洪教授和电子科技大学基础与前沿研究院张妍宁教授为合作作者。
上述研究得到了国家重点研发计划和国家自然科学基金的资助，以及北京大学微纳加工实验室校级平台支持。
原文链接：https://doi.org/10.1021/acsnano.4c03989
