作为集成电路主流的硅基技术在步入亚5nm技术节点后面临来自物理、工艺、设计和成本等多方面的挑战，我们亟需引入新的器件技术来满足与日俱增的对算力和功耗的要求。碳纳米管具备原子级厚度、高载流子迁移率和对称的能带结构，是构建下一代CMOS晶体管和集成电路的重要候选半导体材料。近年来，研究人员利用碳管溶液多次分散提纯技术以及维度限制自组装的方法得到的晶圆级的高半导体纯度、高密度的阵列碳管薄膜（Science 2020, 368 (6493), 850−856）是制备大规模集成电路的理想材料。基于此材料已制备出高性能P型晶体管。该晶体管相比于同节点的硅基晶体管在性能和功耗上表现出综合优势（Adv. Funct. Mater. 2022, 32, 2104539），但是基于此阵列碳管材料的高性能N型晶体管迟迟没有实现。
北京大学电子学院、碳基电子学研究中心、纳米器件物理与化学教育部重点实验室张志勇教授课题组对基于阵列碳管的N型晶体管深入进行研究，发现器件性能和成功率不高的根本原因在于以低功函数作为接触的N型晶体管在金属-碳管界面处的氧化（图1）。团队开发出衬底疏水性处理和降低阵列碳管的密度（图2a-b）两种方法，有效解决了金属-碳管界面处的氧化问题，制备出高性能N型晶体管。典型300nm栅长的晶体管饱和电流和峰值跨导分别达到600mA/mm和225mS/mm（图2c-f），归一化性能相比于此前报道的碳管N型晶体管提升了1-2个量级，展示了良好的长期稳定性。在此基础上，团队开发了基于阵列碳管的高性能CMOS器件与电路工艺（图3）。500nm栅长的CMOS晶体管展示出几乎对称的性能，开态电流可达400mA/mm（图4）。基于阵列碳管的CMOS器件电子与空穴的迁移率分别为325和241cm2V-1s-1，高于同尺寸硅基和二维过渡金属硫化物（TMDs）制备的CMOS器件（图5），充分展示了碳纳米管电子器件在高性能CMOS电子领域的应用潜力。
相关研究成果以题为“基于半导体碳纳米管阵列的互补性晶体管”（Complementary Transistors Based on Aligned Semiconducting Carbon Nanotube Array）的论文，于11月24日在线发表于《ACS Nano》（https://doi.org/10.1021/acsnano.2c10007）。北京大学电子学院2019级博士研究生刘晨晨为第一作者，曹宇副研究员和张志勇教授为共同通讯作者。
上述研究得到国家重点研发计划、国家自然科学基金、北京市科委重大项目、季华实验室基金等项目的资助。
原文链接：https://pubs.acs.org/doi/full/10.1021/acsnano.2c10007。
图1：低功函数金属-CNT界面处的氧化
图2：高性能阵列碳管N型晶体管的工艺方案和表征
图3：基于阵列碳管的CMOS器件和电路工艺
图4：基于阵列碳管的CMOS器件表征
图5：基于阵列碳管的CMOS器件与硅基和TMD器件的迁移率比较
